大手総合印刷企業のエレクトロニクス部門にて、LSI 開発全体を支える Physical Design Engineer（Back End）としてご活躍いただきます。

ASIC 設計フローにおけるレイアウト設計（PnR）、低消費電力設計、寄生 RC 抽出、各種サインオフ解析（タイミング/IRドロップ/EM等）、Physical 検証（DRC/LVS等）まで、バックエンド業務全般を推進していただきます。

■ 担当工程

レイアウト設計（PnR）、サインオフ解析、フリップチップ設計、Physical 検証（DRC/LVS等）

■ 募集条件

【学歴】

学士以上、または同等の実務経験

【応募資格（Must）】

Back End（レイアウト設計）の実務経験 3 年以上

ASIC 設計フローにおける Physical Layout 作業経験（※下記のうち主要な業務経験があればご応募可能です）

フラットまたは階層的レイアウト設計

高速ブロックのレイアウト（CPU / GPU / NPU / DDR / PCIe など）

低消費電力設計フロー（UPF ベースの PnR：マルチ電圧 / マルチサプライ）

レベルシフター、アイソレーションセル、電源スイッチセルの挿入

寄生 RC 抽出

サインオフ解析

タイミング / 配線混雑 / クロストークノイズの解析および修正

IR ドロップ / EM 解析（静的・動的）

シグナルインテグリティ解析

フリップチップフロー（バンプ割り当て、RDL ルーティング）

Physical 検証（DRC / LVS / ERC / ESD / DFM）

【尚可スキル（Want）】

EDA ツール（Synopsys、Cadence など）の実務使用経験

先端プロセス（微細プロセス）での LSI 設計経験

英語を用いた技術コミュニケーション能力

【求める人物像】

国内外の半導体ビジネスや LSI 開発に情熱を持って取り組める方

チームメンバーや関係各所とスムーズに連携を取り、主体的に課題解決へ向け動ける方